在使用兽用B超的系统中的异步的时钟的数据之间的同步，在逻辑的设计领域，之涉及单个的时钟区域的设计并不多，这个系统往往都是具备多个驱动的时钟，每个时钟之间的以一定的接口协作，早完成兽用B超的整个系统的功能，这两个时钟的之间都在进行通信时，都需要一定的处理好亚稳态的问题，亚稳态是由于触发器所建立的时间段，或是在保持时间不能够得到满足而产生的，它们的危害主要就体现在破坏系统的稳定性。

在两个时钟的域间的通信大致是可以分为一些传输的数据的通信和命令之间交互的通信，对于一些大量的数据的跨时钟的域传输最好的就是使用期间内部的双端口的RAM或着是异步的FIFO的实现，对于命令的传输，通常都是在于目的的时钟做两次的寄存器的采样，这样能有效的减少亚稳态的传播。

兽用B超在系统中的模块的划分都是非常重要的，它们直接的决定着整个兽用B超系统设计的综合、实现的耗时与效率，在做模块划分的原则主要就是有：对于每一个同步时序的设计的子模块的输出使用的寄存器，这样做便于综合工具的权衡所分割的子模块中的组合电路部分和同步时序的电路部分，从而达到更好的时序优化的效果，而且也便于后端的时序约束，将相关的逻辑和可以复用的逻辑划分在用一个模块的内部之中，这样就可以做到最大的程度上的复用的资源，减少设计所消耗的面积，也就可以利用综合工具对于某个具体的功能的时序的关键路径的做优化，将不同的一些哟花的目标的逻辑所分开，在兽用B超系统之中的FPGA的设计的原则中有面积与速度的平衡的原则，一个设计的内部，往往都会有一些部分的需要节省的面积，另外的一些部分就会需要很高的时序要求，将这两类的逻辑划分在不同的模块，便于综合和后期后端实现的工具对于这两部分分别的面积和时序优化。